Notice
Recent Posts
Recent Comments
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- DC
- binary conversion
- generated_clock
- SystemVerilog
- created_clock
- 비동기회로
- SECDED
- gray code
- HDL
- Asynchronous
- SECDEC
- code conversion
- gray conversion
- binary code
- systemverilog type
- full_case
- Synthesis
- directive
- C Element
- parallel_case
- verilog
- muller-C
- 마크다운 적용
- Verification
- synopsys
- dc directive
- Design Compiler
- C-Gate
- hdl compiler
- DesignCompiler
Archives
- Today
- Total
KimB - Designer
Muller-C (C-Element) 본문
Muller-C, C-Gate
Muller C-element, C-Gate, Hysteresis flip-flop, coincident flip-flop, two-hand safety circuit 등으로 불립니다. Asynchronous 회로에서 널리 사용되는 비교적 작은 digital block을 말합니다. 1955년, David E. Muller에 의해 공식적으로 지정되었으며, ILLIAC Ⅱ 컴퓨터에서 처음 사용되었다고 합니다. (참조:https://en.wikipedia.org/wiki/C-element )
진리표(Truth Table)
| A | B | C |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | No Change |
| 1 | 0 | No Change |
| 1 | 1 | 1 |
모든 입력이 0이거나, 1일때만 Output이 변합니다. 그로 인해, 비동기 회로에서 모든 입력이 안정화 될때까지 대기하므로 CDC 문제 해결에 사용될 수 있습니다.
Gate
'Design Tip' 카테고리의 다른 글
| Hamming code / ECC (0) | 2022.04.13 |
|---|---|
| Binary to Gray code / Gray to Binary code Conversion (0) | 2020.12.14 |
Comments