KimB - Designer

SystemVerilog에서는 기존 Verilog-HDL의 불편함을 해소할 새로운 Data Type 들이 있습니다. 대부분은 합성가능하지만, 왠만해서는 DUT에는 Verilog를 사용하고 있습니다. Integer and Real SystemVerilog에서는 C와 거의 동일한 여러 새로운 data type을 지원합니다. 기존 Verification에서 알고리즘 Modeling은 대다수가 C로 설계합니다. (그렇게 알고 있습니다만.. 개인적인 생각입니다.) 그래서 Modeling과 이를 구현한 RTL 간의 Scoreboarding을 위해선 기존의 PLI(Programming language Interface)와 같은 C/C++과 Verilog 간 연동을 해주는 일종의 API를 사욯하여야 했습니다. 하지만 ..