[Design Compiler] Clock Constraints

Create clock

Reference clock signal이 없는 clock signal을 선언할 경우 사용된다. 예를 들어 port의 입력으로 받는 clock signal이나 library의 output, clock이 아닌 두 signal이 combinational logic을 거쳐 만들어지는 clock의 경우 등이 이에 해당한다.

Genetate clock

Reference clock signal이 있는 clock signal을 선언할 경우 사용된다. 즉, 어떠한 reference를 dividing하거나 이 reference를 clock으로 사용하는 F/F을 통해 만들어지는 clock signal의 경우 generate clock으로 선언해주어야 한다.

Clock Constraints Command

created_clock

created_generated_clock

set_clock_latency

set_propagated_clock

set_clock_uncertainty

set_input_delay

set_output_delay

set_max_delay

set_min_delay

set_false_path

set_multicycle_path