Notice
Recent Posts
Recent Comments
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- full_case
- parallel_case
- gray code
- created_clock
- C Element
- SystemVerilog
- 마크다운 적용
- directive
- Design Compiler
- DesignCompiler
- binary conversion
- SECDEC
- Verification
- 비동기회로
- dc directive
- DC
- gray conversion
- C-Gate
- SECDED
- synopsys
- verilog
- binary code
- HDL
- generated_clock
- Synthesis
- muller-C
- hdl compiler
- systemverilog type
- code conversion
- Asynchronous
Archives
- Today
- Total
KimB - Designer
HDL Compiler Synthesis directives 본문
Design Compiler Synthesis Directives
HDL Compiler(Design Compiler) synthesis directive는 Synopsys의 HDL Compiler / Design Compiler 로 합성시에만 사용되는 Command입니다.
이 명령어는 Synopsys 사 외의 합성 툴에서는 무시됩니다.
형태
다음 4가지 형태로 시작합니다.
// synopsys ...
/* synopsys ...
//$ ...
//$S ...사용가능한 Directives
| Directive | Description |
|---|---|
| async_set_reset | |
| async_set_reset_local | |
| async_set_reset_local_all | |
| dc_tcl_script_begin ... dc_tcl_script_end | TBD |
| enum | |
| full_case | |
| infer_multibit ... dont_infer_multibit | |
| infer_mux | |
| infer_onhot_mux | |
| keep_signal_name | |
| one_cold | |
| one_hot | |
| parallel_case | |
| preserve_sequential | |
| sync_set_reset | |
| sync_set_reset_local | |
| sync_set_reset_local_all | |
| template | |
| translate_off ... translate_on |
'Synopsys-DC > Directives' 카테고리의 다른 글
| [Synopsys DC directives] full_case (Evil Twins of Verilog Synthesis...) (0) | 2020.10.06 |
|---|---|
| [Synopsys DC directives] parallel_case (0) | 2020.10.04 |
Comments